全自主可控Chiplet高速串口標準正式發布！芯粒通用時代要來了嗎？
標準發布背景
隨著摩爾定律逐漸逼近物理及商業極限，基于Chiplet的芯片設計理念逐漸成為后摩爾時代行業發展趨勢。2020年9月，在西安硬科技大會上，中國Chiplet產業聯盟（China ChipLet League （CCLL））啟動成立，旨在于以國家產業政策為導向，以市場為驅動，以企業為主體，搭建產業生態合作平臺，共同制定Chiplet 互聯標準，共建 Chiplet 技術開放平臺，構建我國蓬勃發展的 Chiplet 產業生態。
國內的半導體產業尚處于發展期，尤其在當今國際形勢下亦將長期處于追趕階段，產業鏈各環節上與國際領先技術水平相比仍有一定差距。在晶圓制造環節：受各方面因素限制，國內晶圓廠短期內難以實現14nm及以下先進工藝節點的大規模量產，尤其在高性能計算領域所需的大面積芯片整體良率仍處于較低水平，當前趨勢下甚至需考慮通過工藝回撤實現成本可控的商業路徑。在封裝測試環節：國內傳統封裝技術相對成熟，在2.5D先進封裝技術等方面亦取得了一定成果，但作為關鍵材料的ABF基板尚需依賴海外供應鏈，國內基板層數方面相對落后，在系統級較為重視的連接密度、線寬線距、通孔過孔盲孔工藝和毛刺控制方面與一線國際水平相比還有差距。
在上述產業背景下，國內Chiplet產業化亦面臨諸多落地困難：如在接口方面：目前國內研發重點主要集中在低速接口標準（如UCIe），時延性能較好但對先進封裝及載板等要求較高，且封裝成本較高，商業化存在難度；而高速接口核心技術把握在海外IP廠商，在國內亦缺乏有效需求和產品定義。在芯粒產品方面：目前國內芯粒產品較為有限，盡管有眾多企業已在IP芯粒化、接口芯粒化等方面加大投入并逐步產品化，但由于Chiplet缺乏標準化測試及集成流程，而下游產業各場景方的需求又較為多元化，目前尚未形成商業可行的Chiplet產品方向。
我們認為，當前形勢及環境下，國內半導體產業在Chiplet上要有所突破，所面臨的挑戰和機遇在于：如何在現有相對落后的制造工藝、尚在發展中的先進封裝技術以及相關核心材料供應鏈的基礎上，做出滿足性能預期且成本可控的產品，使得Chiplet真正具有商業可行性。而在此背景下，中國Chiplet產業的發展需要上下游共同建立產業生態，以下游需求帶動上游資源投入，以量產的規模經濟換取成本優勢，最終形成良性發展循環。
基于上述目標，并立足于國內供應鏈成熟程度的現狀，中國Chiplet產業聯盟聯合國內系統、IP、封裝廠商一起，制定了《芯粒互聯接口標準》ACC1.0，該標準為高速串口標準，著重基于國內封裝及基板供應鏈進行優化，以成本可控及商業合理性為核心導向。目前該標準涉及相關的團體標準、行業標準在申請中。
重新思考老問題
多年來，整個芯片行業的普遍共識是，業務關系將是 chiplet 市場運作的一大障礙。然而，正如這些小型組織的努力所表明的那樣，也存在許多技術挑戰。雖然這些組織通常會選擇一個“總承包商”來監督設計到制造流程的各個方面，但已經涉及很多步驟，隨著芯粒變得更有針對性和功能更窄，還會有更多步驟。
“當你做芯粒時，心態必須改變，”Yee 說。“很多人仍然認為這就像構建 SoC。你現在真的在構建一個完整的系統。我怎么跟它說話？如何配置計算芯片？我必須有哪些邊帶信號？需要考慮固件。您是否設置為使用該固件并啟動他們的計算芯片？現在有很多系統級的討論涉及人們以前沒有真正考慮過的問題。”
即使選擇正確的封裝也是一個挑戰。“你有這么多不同的口味，” Synopsys的 IP 產品線高級組總監 Michael Posner 說。“你會想，‘哦，你應該能夠將每一個都放在一個盒子里，也許可以想出一個適用于所有這些的單一 IP，但事實并非如此。你有不同的凸點間距、不同的性能和功率、不同的寄生效應和電源完整性問題。因此，不像我們傳統上為 IP 做的那樣，每個節點都有一個過孔，可能是南北或東西方向，我們最終有一個用于高級，一個用于標準，一個用于 RDL，因為技術的變化。我們需要在整個生態系統中開發的 IP 數量呈爆炸式增長，目前還沒有明確的領導者。”
一些舊的東西，一些新的東西
當然，并非所有這些都是新的。使用先進封裝的 OSAT 和代工廠至少解決了一些挑戰，例如如何處理芯粒、如何確保這些芯片是KGD，以及各種互連方案，例如混合鍵合或微凸塊。在 2.5D 實現中，HBM主要用作可與許多不同配置配合使用的芯粒。
“三星的封裝技術在為三星代工廠提供完整解決方案方面具有顯著優勢，”Yee 說。“該團隊從其在內存封裝方面的領導地位中學到的東西可以應用于代工。HBM 是存儲器領導地位的一個很好的例子，封裝中的多芯片使代工芯粒成為可能。當我們轉向芯粒時，您無法將制程和設計與封裝分開。他們將齊頭并進。當人們想到芯粒時，他們假設您將能夠直接運行一個到另一個的連接。一般來說，這會奏效。實際上，如何路由慢跑或偏移？你有多少保證金？通過我們的測試車輛，我們正在進行測試以確定實際的路由路徑，以確保高信號質量。”
還有一些行之有效的連接芯粒的方法，例如 UCIe、線束 (BoW)、硅中介層、橋接器，甚至混合鍵合。將來，這些方法中的一種以上可能會用于復雜的設計，從而為更多創新打開大門。
例如，Eliyan 是一家開發芯粒互連的初創公司，它專注于通過在芯粒的兩側構建物理互連層 (PHY) 來消除 UCIe 兼容設計中的中介層。“這消除了制造、熱管理的任何復雜性，并使我們能夠儲存我們從舊的 MCM（多芯片模塊）時代學到的所有東西，”該公司聯合創始人兼業務主管 Patrick Soheili 說。“我們計劃以我們的技術為基礎構建一堆芯粒。所以我們會在一端使用我們的技術，在另一端使用一些其他東西，并將兩個、三個或四個東西連接在一起。也許它們是 HBM 設備，也許它們是其他 I/O 控制器。”
將設備連接在一起的可能方案的數量正在迅速增長。去年秋天，臺積電推出了 3D Fabric Alliance，以在 3D 封裝中連接不同的層和設備。“我們擁有 EDA、IP 和設計服務，我們還在增加內存合作伙伴、幫助我們組裝這些設備的 OSAT 以及在 3D 中變得極其重要的基板，”臺積電的總監 Dan Kochpatcharin 說。設計基礎設施管理部。“這些設備可以有 10 厘米高，基板可以有 20 層或更多層。所以我們需要確保我們將他們的路線圖與我們的路線圖對齊，以便我們可以與他們進行交互，也許會有不同的材料一起工作。然后你必須考慮測試整個系統，這并不容易。所以我們正在與 Advantest 和 Teradyne 合作，以及 EDA 供應商。IP 在測試中很重要，因為我們需要針對可靠性進行設計。”
而這只是出現的一些通用集成方案的開始。在這個市場被整理出來之前還會有更多的東西，并且會有越來越多的證據表明什么有效，什么無效，以及一些從未被考慮過的新問題。例如，芯粒的不均勻老化會導致各種以前從未解決過的可靠性問題，特別是在預計設備可以多年保持功能的市場中。因此，隨著芯粒和封裝經濟的發展，一個領域的成本節省可能會被另一個領域的成本增加所抵消，而隨著芯粒模型的發展，客戶今天支付的成本可能會變得不那么有吸引力。
Amkor Technology高級工程師 Nathan Whitchurch 表示：“我們看到越來越多的客戶決定接受 TIM（熱界面材料，只是為了讓他們的設備能夠正常工作）的成本。”那是行不通的。過去奇特的東西變得越來越不那么奇特了，比如燒結銀類別，你最終會在蓋子和芯片之間形成非常堅硬、高導熱性的銀合金基體。另一種會更軟”
結論
芯粒是合乎邏輯的下一步，因為對于大多數芯片制造商來說，將所有東西縮小并塞進單個 SoC 的成本變得不經濟。這讓業界很多人都在考慮下一步，并且能夠至少標準化軟件包中的某些組件以創建定制解決方案是實現大規模定制的合乎邏輯的方法。
如果這種方法成功，它可能會改變設備進入市場的方式，同時允許以低得多的價格進行更多定制。因此，新架構的巨大性能提升將在更多的利基市場中出現，而無需從頭開發 ASIC 或 SoC 的沉重代價。如果可以將一些自定義芯粒添加到架構中，那么適用于 80% 市場的產品可能仍會對其他 20% 的市場產生巨大好處。但是有很多細節需要先解決，芯片行業正在弄清楚這些細節。這些小型聯盟是找出問題所在、可以標準化的內容以及領域專業知識將在此過程中扮演什么角色的第一步。
