芯片迭代在加大可靠性風險

對電子供應鏈中的所有利益相關者而言，他們都很依賴自己買賣的復雜元器件的可靠性。但隨著芯片技術的發(fā)展，對芯片質(zhì)量問題的測試變得更具挑戰(zhàn)性。例如，蘋果公司的A17 Pro SoC擁有190億個晶體管和一個6核CPU，其中兩個高性能內(nèi)核采用了臺積電的新型3納米技術。

半導體制造商在直接或通過授權渠道銷售組件時要保證自己芯片的性能。

10納米以下的處理器出現(xiàn)了更多質(zhì)量問題，其中一些問題很難通過常規(guī)測試檢測出來。制造商和原始設備制造商(OEM)在最終用戶投訴后才發(fā)現(xiàn)問題，這迫使他們不得不更換整個裝置并推遲生產(chǎn)。

一些故障仍然是個謎。比如，2015年，來自多倫多大學的一些計算機科學家在IEEE Spectrum雜志發(fā)布報告稱，超過4%的谷歌云計算服務器，受到了之前任何測試都未檢測到的錯誤，這導致服務器意外停止。

隨后，AMD在2020年發(fā)布了一份報告表示，有證據(jù)表明，當時最先進芯片的可靠性，比上一代同類產(chǎn)品低了約5.5倍。越來越多人認為，芯片每迭代一次，面臨的問題會成倍出現(xiàn)，該現(xiàn)象在最先進工藝的芯片上尤為明顯。

2021年，F(xiàn)acebook和谷歌的研究人員都發(fā)表了研究報告，描述了不易查明原因的計算機硬件故障。他們認為，問題不在于軟件，而在于計算機硬件。

谷歌工程師Peter Hochschild在“2021年操作系統(tǒng)熱點話題(HotOS)”會議上發(fā)布的一段視頻中說：“生產(chǎn)團隊抱怨機器破壞數(shù)據(jù)的情況越來越多?！?/span>

Hochschild和他的團隊推測，“性能和密度正在超過芯片的可靠性，復雜性正在超過測試方法?！?/span>

摩爾定律和功耗

1974 年，一位美國工程師和發(fā)明家Robert H. Dennardl聯(lián)合撰寫了一篇論文，該論文指出，隨著晶體管體積變小，其功率密度保持不變，因此功耗與面積成正比。

摩爾定律指出，晶體管數(shù)量每兩年翻一番，而芯片尺寸可以保持不變，因此登納德縮放定律指出，給定面積的總芯片功率在不同工藝世代之間保持不變。

英特爾、AMD、臺積電等公司，一直在利用這兩條定律來制造速度更快、體積更小的處理器，從而促成了當前的移動計算生態(tài)系統(tǒng)。目前的筆記本電腦、平板電腦，尤其是智能手機，都是通過在相同的面積上封裝更多的晶體管來實現(xiàn)，在相同性能下需要更少的功耗。

遺憾的是，對于半導體行業(yè)和OEM來說，登納德縮放定律已不再有效。奧格斯堡應用技術大學的Christian M?rtin教授說：“納德縮放定律是在1974年形成的，并一直沿用了30多年(2005年左右)。從2005年開始，大于65納米的器件結(jié)構的漏電流可以忽略不計?！?/span>

根據(jù)內(nèi)存制造商Rambus的說法，“業(yè)界普遍認為，登納德縮放定律在2005-2007年間崩潰了。正如M?rtin所證實的那樣，由于閾值和工作電壓無法再縮放，無法再保持一代又一代產(chǎn)品的功率包絡線不變，并同時實現(xiàn)潛在的性能提升?！?/span>

事實上，正如M?rtin所展示的那樣，登納德縮放定律發(fā)展到后期，在相同芯片面積下，每一代芯片的功耗會增加2倍，而芯片計算資源的使用率則會下降。在芯片面積一定的情況下，能源效率每一代只能提高40%。

產(chǎn)量下降，功耗上升

摩爾第二定律又稱洛克定律(以Arthur Rock命名)，指出半導體制造廠的投資成本也會隨著時間的推移呈指數(shù)增長。

隨著密度和復雜性的提高，生產(chǎn)可用芯片的成本也在增加。一些半導體制造商正花費數(shù)十億美元購買新設備，尤其是ASML的光刻設備。

此外，由于登納德縮放定律已經(jīng)失效，芯片設計人員必須創(chuàng)建更多專用內(nèi)核來補償更高的功耗。這對于云計算和人工智能應用尤為重要，因為電源使用效率(PUE)是衡量效率和可持續(xù)性的最終標準。

今年9月，華為推出了全新旗艦智能手機Mate 60 Pro，據(jù)稱該機搭載了中芯國際自主研發(fā)的全新5G麒麟9000s處理器。最初，華為并未公布該設備的完整規(guī)格，但拆解顯示該設備采用了7納米技術。

一直到最近，大家還認為沒有一家中國制造商，擁有制造這種先進芯片的設備。

而路透社報道稱：“一些研究機構預測，中芯國際的7納米工藝良品率低于50%，而行業(yè)標準為90%或更高，低良品率將把出貨量限制在200-400萬片左右，不足以讓華為重新奪回昔日智能手機市場的主導地位。”

需要新工具來測試復雜的芯片

在不懈追求創(chuàng)新的過程中，半導體行業(yè)已經(jīng)達到了前所未有的里程碑，芯片內(nèi)核已達5納米和3納米。然而，這一令人矚目的進步也帶來了令人擔憂的副作用——芯片故障率也在不斷攀升。

在這種情況下，對尖端半導體進行徹底和持續(xù)的可靠性測試的必要性比以往任何時候都更明顯。從過去的失敗中吸取的教訓，例如谷歌、AMD、Facebook 和其他公司所強調(diào)的失敗，強調(diào)了應對這些挑戰(zhàn)的緊迫性。