破除Chiplet產(chǎn)業(yè)生態(tài)“封鎖”，海內(nèi)外企業(yè)選擇“并肩作戰(zhàn)”

Chiplet已然成為新世代半導(dǎo)體設(shè)計(jì)中被提及甚至使用最多的創(chuàng)新技術(shù)，甚至在《麻省理工科技評(píng)論》列出的2024年十大突破科技中，Chiplet與Exascale級(jí)別超算、Apple Vision一樣位列其中。畢竟隨著半導(dǎo)體制造工藝發(fā)展的速度進(jìn)一步減緩，從芯片設(shè)計(jì)架構(gòu)上創(chuàng)新就成了常態(tài)。

然而，目前的Chiplet仍存在一些門檻問題，不少人也發(fā)現(xiàn)了基本只有大公司才用到這一先進(jìn)技術(shù)，且主要集中在通信、大規(guī)模數(shù)據(jù)處理等領(lǐng)域，反倒是設(shè)計(jì)周期長的汽車、成本敏感的消費(fèi)電子和可靠性要求高的工業(yè)領(lǐng)域，比較缺乏Chiplet設(shè)計(jì)的參與。

成本問題

與任何新的設(shè)計(jì)突破一樣，芯片設(shè)計(jì)廠商首要考慮的還是成本問題。半導(dǎo)體設(shè)計(jì)并非毫無風(fēng)險(xiǎn)可言，對(duì)于不少初創(chuàng)公司而言更是如此，而成本很大程度上決定了風(fēng)險(xiǎn)大小，尤其是針對(duì)一些尚未開始出貨的芯片。

至于在Chiplet上，首先就是D2D接口的高成本和復(fù)雜度問題，如今已有的這些D2D接口，不管是否開放統(tǒng)一與否，比如AIB、UCIe或BoW，都盡可能地去降低了復(fù)雜度的門檻，但實(shí)現(xiàn)方式或者采購的成本依舊很高，尤其是一些商用接口IP。

這些IP往往擁有極高的性能，不過對(duì)于中低端的芯片來說可能有些性能過剩了，成本也比較高。除了AIB之外，幾乎沒有可用的開源IP，且已有商用IP無法與開源開發(fā)工具兼容，缺乏工藝節(jié)點(diǎn)的可移植性等等，都進(jìn)一步增加了Chiplet設(shè)計(jì)的成本支出。

接著就是制造封裝上的成本問題，對(duì)于英特爾、AMD和英偉達(dá)等廠商而言，他們的新品已經(jīng)過渡到了5nm及更先進(jìn)的節(jié)點(diǎn)，再加上產(chǎn)量較大，Chiplet架構(gòu)創(chuàng)新和復(fù)用帶來的成本降低已經(jīng)可以抵消掉先進(jìn)封裝和接口IP帶來的成本增加。


缺乏更加開放的生態(tài)

雖然已經(jīng)有了UCIe這種行業(yè)開放標(biāo)準(zhǔn)和OCP開放組織的出現(xiàn)，Chiplet在開放性上做得依然不夠好。比如目前在Chiplet設(shè)計(jì)上，依然缺乏標(biāo)準(zhǔn)或者開放的PDK，且不說幾乎大部分都是定制的，毫無現(xiàn)成的封裝可用，且都是在NDA保護(hù)下的。

相關(guān)的EDA工具流和IP也是如此，目前Chiplet設(shè)計(jì)在跨EDA工具流設(shè)計(jì)上依舊存在不少障礙。這也與當(dāng)下半導(dǎo)體制造行業(yè)現(xiàn)狀不無關(guān)系，幾乎一切都有NDA的保護(hù)，限制了初創(chuàng)企業(yè)、研究機(jī)構(gòu)的開放研究。除此之外，目前依然缺乏足夠的Chiplet代工工廠，這進(jìn)一步限制了Chiplet的量產(chǎn)和相關(guān)產(chǎn)品的原型設(shè)計(jì)。


英特爾推出開放式汽車Chiplet平臺(tái)

CES 2024上，英特爾推出全新的開放式汽車Chiplet平臺(tái)，該平臺(tái)基于英特爾的Universal Chiplet Interconnect Express標(biāo)準(zhǔn)，支持第三方Chiplet集成到英特爾的汽車產(chǎn)品中?；谛玖hiplet的架構(gòu)，Intel可提供定制化的計(jì)算平臺(tái)，即將主機(jī)廠設(shè)計(jì)的芯粒與Intel的CPU、GPU、NPU的產(chǎn)品線集成在一起，滿足主機(jī)廠多樣化的算力組合。

同時(shí)，在封裝方面，英特爾將與比利時(shí)微電子研究中心（IMEC）合作，以滿足車規(guī)需求。

日本頭部車企和頭部Tier1成立Chiplet聯(lián)盟

2024年1月，12家日本汽車制造商、零部件制造商和5家半導(dǎo)體公司組成了“汽車先進(jìn)SoC研究(ASRA)”聯(lián)盟，旨在研究通過Chiplet（小芯片）技術(shù)生產(chǎn)更高效的汽車處理器芯片。ASRA官網(wǎng)顯示，該聯(lián)盟由豐田、日產(chǎn)、本田、馬自達(dá)、斯巴魯、電裝和松下汽車電子等12家日本頭部汽車企業(yè)以及汽車零部件企業(yè)，與瑞薩電子、Cadence、新思科技、MIRISE Technologies、Socionext 5家頭部半導(dǎo)體企業(yè)成立。該聯(lián)盟陣容幾乎聚集了日本所有頭部車企和頭部零部件供應(yīng)商。

ASRA 的目標(biāo)是到 2028 年建立車載 chiplet 技術(shù)，并從 2030 年開始在量產(chǎn)車中安裝 SoC。


規(guī)模將超4000億，中國同時(shí)面臨機(jī)遇與挑戰(zhàn)

實(shí)際上，從16nm/14nm節(jié)點(diǎn)開始，芯片設(shè)計(jì)和制造成本飆升，一個(gè)完全規(guī)?；に圏c(diǎn)的更新周期從18個(gè)月延長到30個(gè)月甚至更長，半導(dǎo)體工藝技術(shù)發(fā)展帶來的功耗、性能和面積（PPA）收益下降。如今最先進(jìn)的芯片有數(shù)十億個(gè)晶體管，但芯片的擴(kuò)展變得越來越困難，而且擴(kuò)展所帶來的價(jià)格、性能和功率優(yōu)勢(shì)的縮減速度都快于晶體管，尤其超過3nm之后，F(xiàn)inFET（鰭式場效晶體管）技術(shù)將失去動(dòng)力。

同時(shí)在價(jià)格方面，芯片成本隨著制程工藝升級(jí)不斷增加。以先進(jìn)工藝節(jié)點(diǎn)處于主流應(yīng)用時(shí)期的設(shè)計(jì)成本為例，工藝節(jié)點(diǎn)為28nm時(shí)，單顆芯片設(shè)計(jì)平均成本約為4000萬美元，7nm芯片的設(shè)計(jì)成本為2.17億美元，5nm芯片的設(shè)計(jì)成本為4.16億美元，3nm的設(shè)計(jì)將耗資5.9億美元。

因此，考慮到整個(gè)芯片制造成本與功效等因素，將一個(gè)較大的芯片分解成多個(gè)更小的芯片，并根據(jù)需要進(jìn)行混合和匹配的成本更低，產(chǎn)量更高的Chiplet應(yīng)運(yùn)而生。

據(jù)研究機(jī)構(gòu)Omdia的數(shù)據(jù)預(yù)計(jì)，到2024年，Chiplet的市場規(guī)模將達(dá)到58億美元，是2018年6.45億美元規(guī)模的9倍；到2035年，市場規(guī)模將進(jìn)一步擴(kuò)大到570億美元（約合人民幣4151.08億元）以上，是2018年規(guī)模的88倍。預(yù)計(jì)Chiplet技術(shù)將迎來廣闊的發(fā)展空間。

如今，國內(nèi)外Chiplet相關(guān)公司紛紛涌入賽道，積極布局Chiplet技術(shù)，在架構(gòu)設(shè)計(jì)、互連接口和制造及先進(jìn)封裝等產(chǎn)業(yè)鏈各方面都有新興的技術(shù)出現(xiàn)。

據(jù)鈦媒體App的統(tǒng)計(jì)，目前國內(nèi)從事Chiplet相關(guān)研發(fā)的企業(yè)和機(jī)構(gòu)主要包括四類：

一是做計(jì)算芯片設(shè)計(jì)的企業(yè)，例如寒武紀(jì)、壁仞科技、瑞芯微電子（Rockchip）等；

二是以芯原股份、芯耀輝、芯和半導(dǎo)體等 EDA/IP（知識(shí)產(chǎn)權(quán)）企業(yè)；

三是一批新興的專為企業(yè)提供Chiplet設(shè)計(jì)方案的封裝設(shè)計(jì)服務(wù)公司，例如奇異摩爾等；

四是后端封測(cè)制造企業(yè)，例如長電科技、華天科技、通富微電、甬矽電子等公司。

而且，Chiplet標(biāo)準(zhǔn)方面也備受關(guān)注，國內(nèi)主要包括中科院計(jì)算所，工信部電子標(biāo)準(zhǔn)院，以及華為、中興等多家中國企業(yè)和科研院所。

當(dāng)前，海外企業(yè)在Chiplet方向上有多個(gè)落地產(chǎn)品、進(jìn)步速度較為激進(jìn)。例如臺(tái)積電，其正在開發(fā)一種名為“集成芯片上系統(tǒng)”(SoIC)的技術(shù)，這種技術(shù)可以為客戶提供使用芯片的3D設(shè)計(jì)；而AMD在Chiplet技術(shù)上深耕已久，目前7nm CPU和GPU產(chǎn)品均使用了Chiplet設(shè)計(jì)并封裝，未來AMD還將通過轉(zhuǎn)接板和更密集的互連減少連線開銷，直接在計(jì)算芯片上堆疊存儲(chǔ)芯片，以及3D堆疊技術(shù)實(shí)現(xiàn)芯片封裝等。

國內(nèi)方面，今年1月，晶圓封裝龍頭長電科技宣布，公司XDFOI Chiplet高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨；龍芯中科采用Chiplet技術(shù)，研發(fā)出一款面向服務(wù)器市場的32核CPU處理器龍芯3D5000，已經(jīng)于今年上半年提供測(cè)試樣片；而寒武紀(jì)第四代Al處理器MLUarch03、壁仞科技通用GPU BR100等量產(chǎn)芯片也都采用了Chiplet技術(shù)。

北京超摩科技CEO范靖認(rèn)為，Chiplet技術(shù)為高性能CPU設(shè)計(jì)提供多個(gè)技術(shù)優(yōu)勢(shì)和機(jī)遇，比如Chiplet使得良率提升、能實(shí)現(xiàn)用最小產(chǎn)能服務(wù)最多的芯片、最大程度利用先進(jìn)工藝產(chǎn)能等。

不過，當(dāng)前由于生態(tài)系統(tǒng)問題、測(cè)試、缺乏標(biāo)準(zhǔn)等因素，Chiplet技術(shù)的使用也受到了限制，面臨一定挑戰(zhàn)，尤其是Chiplet對(duì)于芯片互連間傳輸、翹曲帶來的制造良率、統(tǒng)一標(biāo)準(zhǔn)、安全性和可靠性等問題有一定影響。

此外，范靖提到，隨著采用Chiplet設(shè)計(jì)的芯片規(guī)模越做越大，封裝復(fù)雜度上升，存在翹曲的風(fēng)險(xiǎn)，可靠性變差，還有算力增大、3D堆疊引入了額外的功耗、面積、延遲等問題，從而直接影響芯片性能、物理布局、內(nèi)存?zhèn)鬏?、測(cè)試等。

“一是靈活性易用性如何實(shí)現(xiàn)，包括CPU核架構(gòu)的選擇、如何用盡可能少的流片滿足不同產(chǎn)品對(duì)CPU核數(shù)的需求、如何在多裸片擴(kuò)展時(shí)無縫實(shí)現(xiàn)核間緩存一致性、如何方便有效地完成CPU Chiplet和應(yīng)用之間的軟件整合等問題；二是如何解決互連互通問題，包括做哪個(gè)標(biāo)準(zhǔn)、何時(shí)標(biāo)準(zhǔn)能融合、有沒有可能一個(gè)設(shè)計(jì)兼容多種協(xié)議、有了標(biāo)準(zhǔn)離完全的互連互通還有多遠(yuǎn)、訪存延遲問題等；三是如何把CPU Chiplet做出價(jià)值來，包括CPU主頻更高、功耗及能效比更好、面積更好、系統(tǒng)級(jí)就緒、車規(guī)要求等；四是供應(yīng)鏈方面的挑戰(zhàn)?！狈毒副硎?。

郝沁汾表示，受到中國芯片產(chǎn)業(yè)整體發(fā)展水平的制約，Chiplet想要快速實(shí)現(xiàn)規(guī)?；涞?，依然面臨著產(chǎn)業(yè)生態(tài)基礎(chǔ)薄弱的問題。盡管中國Chiplet熱度和企業(yè)積極性超過了美國，但國內(nèi)產(chǎn)業(yè)鏈仍需要建立統(tǒng)一的標(biāo)準(zhǔn)體系，而且需要全行業(yè)提供Chiplet技術(shù)更細(xì)致的戰(zhàn)略發(fā)展方向。